#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-289660

(43)公開日 平成5年(1993)11月5日

(51)Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	<b>F</b> Ι	技術表示箇所
G 1 0 H	1/00	С	7406-5H		
	7/00		8622-5H		
G 1 0 K	15/12			·	
			7227-5H	G 1 0 K 15/00	В

		審査請求 未請求 請求項の数 8(全 11 ]
(21)出願番号	特願平4—85262	(71)出願人 000001443 カシオ計算機株式会社
(22)出願日	平成4年(1992)4月7日	東京都新宿区西新宿2丁目6番1号
		(72)発明者 金子 洋二 東京都羽村市栄町3丁目2番1号 カシ 計算機株式会社羽村技術センター内
		(74)代理人 弁理士 大管 義之


(54) 【発明の名称 】 効果付加装置を内蔵した音源集積回路およびそれを用いた音源装置

#### (57)【要約】

【目的】 効果付加用のDSPを内蔵する音源LSIを 含む複数チップの音源LSIを使用してシステムを構成 する場合に、外付けされるディレイ用RAMやD/A変 換器などの部品を極力減らすことを目的とする。

【構成】 マスター用とスレーブ用の各音源LSI10 4、105において、楽音信号発生器からの16発音チ ャネルの時分割楽音信号が、]チャネルの楽音信号毎に 4つの異なるグループに分けられて、それぞれ異なる係 数で重み付けられ、累算される。スレーブ用音源LSI 104で得られた4種類の累算出力は、マスター用音源 LSI105に転送され、そこで、マスター自身によっ て得られた各累算出力と加算される。その加算結果は、 マスター用音源LSI内105のDSPで、外付けのR AM106をディレイ用メモリとして効果付加処理が施 された後、D/A変換器107へ出力される。

## 本発明の実施例の全体構成図



# 【特許請求の範囲】

【請求項1】 効果付加装置を内蔵した音源集積回路に おいて、

1

楽音信号を生成する楽音信号生成手段と、

外部から入力される楽音信号を入力する入力手段と、 前記楽音信号生成手段で生成された楽音信号と、外部か ら前記入力手段を介して入力される楽音信号とを混合す る混合手段と

該混合手段の出力に対して音響効果を付加する効果付加 手段と、

該効果付加手段から得られる楽音信号を外部に出力する 第1の出力手段と、

を有することを特徴とする効果付加装置を内蔵した音源 集積回路。

【請求項2】 効果付加装置を内蔵した音源集積回路において、

楽音信号を生成する楽音信号生成手段と、

外部から入力される楽音信号を入力する入力手段と、 前記楽音信号生成手段で生成された楽音信号と、他の音 源集積回路から前記入力手段を介して入力される楽音信 20 号とを混合する混合手段と、

該混合手段の出力に対して音響効果を付加する効果付加 手段と、

該効果付加手段から得られる楽音信号を外部に出力する 第1の出力手段と、

前記混合手段の出力を外部に出力する第2の出力手段と、

を有することを特徴とする効果付加装置を内蔵した音源 集積回路。

【請求項3】 楽音信号を生成する楽音信号生成手段と、外部から入力される楽音信号を入力する入力手段と、前記楽音信号生成手段で生成された楽音信号と、他の音源集積回路から前記入力手段を介して入力される楽音信号とを混合する混合手段と、該混合手段の出力に対して音響効果を付加する効果付加手段と、該効果付加手段から得られる楽音信号を外部に出力する第1の出力手段と、前記混合手段の出力を外部に出力する第2の出力手段と、をそれぞれ有する複数個の音源集積回路が、前記第2の出力手段と前記入力手段によって相互に縦続に接続され、

該縦続に接続された前記各音源集積回路のうち、末端に 接続された音源集積回路の前記第1の出力手段が出力楽 音信号を出力する。

ことを特徴とする音源装置。

【請求項4】 効果付加装置を内蔵した音源集積回路に おいて、

複数の時分割された楽音信号を生成する楽音信号生成手段と、

外部から入力される複数のグループに分配された楽音信号を入力する入力手段と、

前記楽音信号生成手段で生成された複数の時分割された 楽音信号を前記複数のグループに分配する分配手段と、 該分配手段で前記複数のグループに分配された楽音信号 と、外部から前記入力手段を介して入力される前記複数 のグループに分配された楽音信号とを、前記各グループ 毎に混合する混合手段と、

該混合手段の前記複数のグループ毎の出力に対して音響 効果を付加する効果付加手段と、

該効果付加手段から得られる楽音信号を外部に出力する 10 第1の出力手段と、

を有することを特徴とする効果付加装置を内蔵した音源 集積回路。

【請求項5】 効果付加装置を内蔵した音源集積回路に おいて、

複数の時分割された楽音信号を生成する楽音信号生成手段と、

外部から入力される複数のグループに分配された楽音信号を入力する入力手段と、

前記楽音信号生成手段で生成された複数の時分割された 楽音信号を前記複数のグループに分配する分配手段と、 該分配手段で前記複数のグループに分配された楽音信号 と、他の音源集積回路から前記入力手段を介して入力さ れる前記複数のグループに分配された楽音信号とを、前 記各グループ毎に混合する混合手段と、

該混合手段の前記複数のグループ毎の出力に対して音響 効果を付加する効果付加手段と、

該効果付加手段から得られる楽音信号を外部に出力する 第1の出力手段と、

前記混合手段の前記複数のグループ毎の出力を外部に出力する第2の出力手段と

を有することを特徴とする効果付加装置を内蔵した音源 集積回路。

【請求項6】 複数の時分割された楽音信号を生成する 楽音信号生成手段と、外部から入力される複数のグルー プに分配された楽音信号を入力する入力手段と、前記楽 音信号生成手段で生成された複数の時分割された楽音信 号を前記複数のグループに分配する分配手段と、該分配 手段で前記複数のグループに分配された楽音信号と、他 の音源集積回路から前記入力手段を介して入力される前 40 記複数のグループに分配された楽音信号とを、前記各グ ループ毎に混合する混合手段と、該混合手段の前記複数 のグループ毎の出力に対して音響効果を付加する効果付 加手段と、該効果付加手段から得られる楽音信号を外部 に出力する第1の出力手段と、前記混合手段の前記複数 のグループ毎の出力を外部に出力する第2の出力手段 と、をそれぞれ有する複数個の音源集積回路が、前記第 2の出力手段と前記入力手段によって相互に縦続に接続 され、

該縦続に接続された前記各音源集積回路のうち、未端に 50 接続された音源集積回路の前記第1の出力手段が出力楽 音信号を出力する。

ことを特徴とする音源装置。

【請求項7】 前記入力手段は、外部からシリアルデー タ形式で入力される楽音信号を入力して自集積回路内で 使用されるパラレルデータ形式に変換するシリパルーパ ラレル変換手段を有する、

3

ことを特徴とする請求項1乃至6の何れか1項に記載の 効果付加装置を内蔵した音源集積回路またはそれを用い た音源装置。

【請求項8】 前記第2の出力手段は、混合手段のパラ 10 レルデータ形式の出力をシリアルデータ形式に変換して 外部に出力するパラレルーシリアル変換手段を有する、 ことを特徴とする請求項7に記載の効果付加装置を内蔵 した音源集積回路またはそれを用いた音源装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子楽器等における楽 音を発生するための、効果付加装置を内蔵した音源集積 回路およびそれを用いた音源装置に関する。

[0002]

【従来の技術】近年、LSI技術の飛躍的な向上により 1チップのLSI内に複数の機能を持たせることが可能 となり、例えば電子楽器の場合、1チップの音源しSI 中に、エフェクタ用のディジタル信号処理装置(DS P: digital signal processor) などを内蔵させること が行われている。

【0003】その結果、例えば高品質なリバーブなどの エフェクタが、低価格の普及システムでも実現されるよ うになった。図8は、音源しSIを1チップ使用した、 従来の電子鍵盤楽器の全体構成図である。

【0004】図8において、CPU(中央演算制御装 置)803が、鍵盤801、スイッチ部802の状態を 走査し、それらの走査結果に基づいて、音源LSI80 4の発音を制御する。音源LS 1804は、CPU80 3の命令により楽音信号を生成し、RAM (Random Acce ss Memov) 805をタイムディレイ用メモリとして、上 記楽音信号にエフェクト処理を施し、その結果得られる ディジタルの楽音信号をD/A変換器806に出力す る。D/A変換器806は、そのディジタル楽音信号を アナログ信号に変換し、それに基づく楽音がアンプ80 40 7を介してスピーカ808から放音される。

【0005】つぎに、図9は髙級システムにおいて音色 やポリフォニック数などについて普及システムと差別化 を図るために、音源しSIを2チップ使用した、従来の 電子鍵盤楽器の全体構成図である。

【0006】図9の構成および動作は、音源しS190 4、905によって発生された楽音に、エフェクト処理 が施される箇所が2箇所になっている点のみが異なり、 他の点は図8の場合と同じである。エフェクト処理が施 され、2 つのD/A変換器907、909から出力され 50 第2 の態様で示される複数個の音源集積回路が 前沫し

た楽音信号は、アンプタ10で混合され、スピーカタ1 1から楽音として放音される。

[0007]

【発明が解決しようとする課題】以上のように、音源し SIを複数チップ使用すると、それぞれのLSIが別個 にエフェクト処理を行うことになるため、音源LSI内 のエフェクト処理用のDSPに対応して、ディレイ用R AMやD/A変換器などの部品が音源しSIの数だけ必 要になる。そのため、システム全体が大きくなり、また コストアップをまねき、音源しSIを数多く使用するの に問題があった。

【0008】本発明の課題は、効果付加用のDSPなど を内蔵する音源LSIを含む複数チップの音源LSIを 使用してシステムを構成する場合に、外付けされるディ レイ用RAMやD/A変換器などの部品を極力減らすこ とにある。

 $\{00009\}$ 

【課題を解決するための手段】本発明の第1の態様は、 効果付加装置を内蔵した音源集積回路として、以下のよ うな構成を有する。

【0010】まず、楽音信号を生成する楽音信号生成手 段を有する。この手段は、PCM音源方式、周波数変調 音源方式、位相変調音源方式、倍音加算音源方式などに 基ついて楽音信号を生成する。

【0011】つぎに、外部から入力される楽音信号を入 力する入力手段を有する。この手段は、例えば外部から シリアルデータ形式で人力される楽音信号を入力して自 集積回路内で使用されるバラレルデータ形式に変換する シリバルーバラレル変換手段を有する。

【0012】また、楽音信号生成手段で生成された楽音 信号と、外部から人力手段を介して入力される楽音信号 とを混合する混合手段を有する。さらに、混合手段の出 力に対してコーラス効果、リバーブ効果などの音響効果 を付加する効果付加手段を有する。この手段は、例えば 音源集積回路内に配置されるディジタル信号処理装置に よって実現される。

【0013】そして、効果付加手段から得られる楽音信 号を外部のD/A変換器などに出力する第1の出力手段 を有する。本発明の第2の態様は、効果付加装置を内蔵 した音源集積回路として、以下のような構成を有する。 【0014】まず、本発明の第1の態様の場合と同様の 楽音信号生成手段、入力手段、混合手段、効果付加手 段、および第1の出力手段を有する。つぎに、混合手段 の出力を外部に出力する第2の出力手段を有する。この 手段は、例えば混合手段のバラレルデータ形式の出力を シリアルデータ形式に変換して外部に出力するパラレル -シリアル変換手段を有する。

【0015】本発明の第3の態様は、音源装置として、 以下のような構成を有する。まず、それぞれが本発明の た本発明の第2の態様における第2の出力手段と入力手段によって相互に縦続に接続される構成を有する。

【0016】そして、縦続に接続された各音源集積回路のうち、末端に接続された音源集積回路の第1の出力手段が出力楽音信号を出力するように構成される。本発明の第4の態様は、効果付加装置を内蔵した音源集積回路として、以下のような構成を有する。

【0017】複数の時分割された楽音信号を生成する楽音信号生成手段を有する。この手段は、本発明の第1の態様の場合と同様の種々の音源方式で、例えば16音ボ 10リフォニックの楽音信号を生成する。

【0018】つぎに、外部から入力される複数のグループに分配された楽音信号を入力する入力手段を有する。この手段は、例えば左チャネル信号、右チャネル信号、第1エフェクト信号、第2エフェクト信号の4つのグループなどに分配して累算された楽音信号を入力する。このとき、本発明の第1の態様の場合と同様、この手段は、例えば外部からシリアルデータ形式で順次入力される上記各楽音信号を入力して自集積回路内で使用されるパラレルデータ形式に変換するシリパルーパラレル変換 20手段を有する。

【0019】つぎに、自集積回路内の楽音信号生成手段で生成された複数の時分割された楽音信号を上述した複数のグループに分配する分配手段を有する。この手段は、サンプリング区間毎に、各時分割チャネルの楽音信号にそれぞれ各グループに対応した係数を乗算し、各乗算結果を各グループ毎に累算する。

【0020】また、分配手段で複数のグループに分配された楽音信号と、外部から入力手段を介して入力される複数のグループに分配された楽音信号とを、各グループ 30 毎に混合する混合手段を有する。

【0021】さらに、混合手段の複数のグループ毎の出力に対して音響効果を付加する効果付加手段を有する。この手段は、例えば前述した第1エフェクト信号、第2エフェクト信号に対して、それぞれ別特性のコーラス効果、リバーブ効果などを付加し、その結果得られる2系統の信号を前述した左チャネル信号、右チャネル信号にそれぞれ加算して、2系統のステレオの楽音信号を生成する。この手段は、本発明の第1の態様の場合と同様、例えば音源集積回路内に配置されるディジタル信号処理 40 装置によって実現される。

【0022】そして、効果付加手段から得られる楽音信号を外部に出力する第1の出力手段を有する。この手段は、例えば上述の2系統のステレオの楽音信号を外部のD/A変換器などに出力する。

【0023】本発明の第5の態様は、効果付加装置を内蔵した音源集積回路として、以下のような構成を有する。まず、本発明の第4の態様の場合と同様の楽音信号生成手段、入力手段、分配手段、混合手段、効果付加手段、および第1の出力手段を有する。

6

【0024】つぎに、混合手段の複数のグループ毎の出力を外部に出力する第2の出力手段を有する。この手段は、本発明の第2の態様の場合と同様、例えば混合手段のパラレルデータ形式の各グループ毎の出力をそれぞれシリアルデータ形式に変換して順次外部に出力するパラレル・シリアル変換手段を有する。

【0025】本発明の第6の態様は、音源装置として、以下のような構成を有する。まず、それぞれが本発明の第5の態様で示される複数個の音源集積回路が、前述した本発明の第5の態様における第2の出力手段と入力手段によって相互に縦続に接続される構成を有する。

【0026】そして、縦続に接続された各音源集積回路のうち、末端に接続された音源集積回路の第1の出力手段が出力楽音信号を出力するように構成される。

[0027]

【作用】本発明の第1の態様または第4の態様では、音源集積回路内の楽音信号生成手段によって生成される楽音信号は、混合手段によって、外部から入力手段を介して入力される楽音信号と混合することができる。そして、その混合出力に対して音源集積回路内の効果付加手段で音響効果を付加し、その出力を第1の出力手段を介して外部のD/A変換器などに出力することができる。【0028】従って、音源集積回路内で生成される楽音信号と外部で生成される楽音信号に対して効率的に効果付加を行なうことができる。そして、効果付加のために使用される外部RAMやD/A変換器などの出力装置は、効果付加が行なわれる音源集積回路に対して1組接続すればよため、システム規模の増大を抑えることができる。

【0029】本発明の第2の態様または第5の態様では、本発明の第1の態様の構成に加えて、混合手段の出力を外部に出力するための第2の出力手段が設けられている。この結果、上述の音源集積回路を本発明の第3の態様または第6の態様で示されるように縦続に接続することによって、同じ構成の音源集積回路を、楽音信号の生成のみを行なう音源集積回路と楽音信号の生成と音響効果の付加を行なう音源集積回路に機能分けさせることができ、音源集積回路の汎用性を高めることができる。【0030】そして、この場合にも、効果付加のために使用される外部RAMやD/A変換器などの出力装置は、効果付加が行なわれる音源集積回路のみに対して1組接続すればよため、システム規模の増大を抑えることができる。

【0031】また、本発明の第4~第6の態様では、楽音信号を複数のグループに分けて処理する機構を設けることにより、安価な音源集積回路によって、ステレオ処理などの機能の高い処理を実現することができる。

[0032]

【実施例】以下、図面を参照しながら本発明の実施例に 50 つき詳細に説明する。図1は、本発明を電子鍵盤楽器に 適用した実施例の全体構成図である。

【0033】図1で、まず、CPU103は、鍵盤10 1、スイッチ部102の状態を走査し、それらの走査結 果に基づいて音源LSI104および105を制御す る。音源LSI104はスレーブ用として使われ、CP U103からの演奏データに基づいて、各発音チャネル の楽音信号を生成し累算して、マスター用音源LS 1 1 05に転送する。

【0034】マスター用音源しS|105は、自しS| 内で生成される各発音チャネルの楽音信号を累算し、そ 10 に基づいて、図5の「WAVE」のW15、W0、W の累算値とスレーブ用音源しS | 104から転送される 楽音信号の累算値とを加算し、その加算値に対して、内 蔵のディジタル信号処理装置(DSP)とRAM106 を用いてエフェクト処理を施す。エフェクト処理が施さ れた楽音信号は、D/A変換器107でアナログ信号に 変換され、それに基づく楽音がアンプ108を介してス ビーカ109から放音される。

【0035】つぎに、図2は、本実施例における音源し S1104または105の全体構成図である。図2にお いて、図1のCPU103から送られてくる演奏データ 20 データは、乗算器302において、図5の「MPY」で や各種の制御信号は、インタフェース回路 (CPU\_ I F) 201を介して、楽音信号発生器 (TG) 202、 バンニング回路(PAN)203、およびディジタル信 号処理装置 (DSP) 206へ転送される。

【0036】ここで、TG202は、CPU103から の演奏データに応じて、16ポリフォニックの楽音信号 を時分割で発生する。この楽音信号を発生する方式とし ては、種々の方式が考えられるが、例えばPCM音源方 式の場合には、PCM波形メモリが、TG202に内蔵 られる。

【0037】PAN203は、後述するように、エフェ クト処理のために、TG202から送られる時分割楽音 信号を4つのグループに分け、それらに重み付けをして 累算し、時分割でDSP206に転送する。

【0038】シリバラ変換器SPC204は、他のLS Iから転送されるシリアル入力をパラレルデータに変換 (以後、シリバラ変換と呼ぶ) する変換器であり、また バラシリ変換器PSC205は、他のLSIへ転送され るパラレルデータをシリアルデータに変換(以後、パラ シリ変換と呼ぶ) する変換器である。

【0039】DSP206は、PAN203から入力さ れる楽音信号に対して、図1のRAM106をディレイ 用のメモリとして、エフェクト処理を施し、その結果得 られる楽音信号を図1のD/A変換器107へ出力す

【0040】つぎに、図3、図4は、マスターおよびス レープ用各音源しS1105、104、ならびにこれら のLSIに含まれるPAN203の全体構成を表すプロ ック図である。このマスターとスレーブの2つの音源1. 50 れにおいて順次出力する。

SIは、同一構成を有し、両者が図3、図4のように接 続点1、2、3で接続され、後述するゲート313やセ レクタ311が制御されることによって、各TG202 で発生された楽音信号にエフェクト処理が施される。 【0041】以下、図3、図4の音源LSIの構成とエ フェクト処理の動作について、図5および図6のタイム チャートを用いて説明する。まず、図3のスレーブ用の 音源LSI104のTG202は、図1のCPU103 からCPU\_IF201を介して入力される演奏データ 1、・・・などで示される波高値からなる16音ポリフ ォニックの楽音信号を時分割で発生する。なお、図5の 「CLK」は動作クロック、「CNT」は演算タイミン

【0042】つぎに、PAN203内のPANメモリ3 .01は、16の各チャネル毎に、4つのグループし、 R、E1、E2の各楽音信号に重み付けをするために記 憶している各係数データを順次出力する。これらの係数 示されるように、TG202からの時分割の楽音信号と チャネル毎に乗算され、その乗算結果がフリップフロッ プ(FF)303に格納される。

グ用カウンタの値である。また、W0~W15までの1

周が、1サンプリング区間に相当する。

【0043】このFF303の出力は、加算器304 で、ゲート306を介して入力される4段のシフトレジ スタS/R305のフィードバック出力と、図5の「A DD」で示されるように加算される。

【0044】その結果、それぞれの楽音信号(W0~W 15)の上記各グループ毎の累算結果し、R、E1、E されるか、音源しSI104または105の外部に設け 30 2が、シフトレジスタS/R305から、図5の「S/ R」で示されるように出力される。なお、ゲート306 は、ゲート制御信号「Tl」が図5に示すように変化す るため、上記楽音信号(▼0~▼15)の累算結果がシ フトレジスタS/R305から出力されるタイミングで は、、それらの出力が加算器303ヘフィードバックさ れるのが阻止される。

> 【0045】つぎに、FF307、308、309、お よび310は、図5に示されるラッチクロックCKL、 CKR、CKE1、CKE2によって、シフトレジスタ 40 S/R305から出力される各グループ毎の楽音信号の 累算結果を、図5に示されるように取り込む。なお、こ れらのラッチクロックCKL、CKR、CKE1、CK E2 $d \in \mathbb{R} \setminus \mathbb{R} \setminus \mathbb{R} \setminus \mathbb{R} \cup \mathbb$ て出力される。

【0046】つぎに、セレクタSEL311は、各フリ ップフロップ307~310に取り込まれた各グループ の累算結果を、図6の「SEL」で示される制御信号S ELに基づいて、1サンプリング区間(図5の「CN T」の0~3下に対応する)を4分割した区間のそれぞ

【0047】このようにして出力される各累算結果は、 バラシリ変換器205において、図6の「BCK」で示 されるビットクロックに基づいて、図6の「SDAT A」で示されるようにそれぞれ0~15の16ビットの シリアルデータに変換され、図4の構成で示される図1 のマスター用音源LSI105に順次出力される。な お、図6のCLKとCNTは、図5におけるものと同じ である。

【0048】つぎに、図4のマスター用音源LSI10 5において、図3のスレーブ用音源LSI104から送 10 られてくる各累算結果のシリアルデータは、シリバラ変 換器204において、図6の「WCK」で示されるワー ドクロックに基づいて、図6の「PDATA」で示され るパラレルデータに変換され、ゲート313に入力され

【 0 0 4 9 】ゲート 3 1 3 には、制御信号MODEとし て論理「1」が与えられており、これによりゲート31 3が開かれている。従って、上述のようにパラレルデー タに変換された図3のスレーブ用音源LS 1104から の各累算結果は、マスター用音源LSI105自身が生 20 成し累算した楽音信号と、加算器312で加算される。

【0050】マスター用音源LSI105において、T G202から出力される16ポリフォニックの各楽音信 号が4つのグループL、R、E1、E2に累算される動 作は、上述したスレーブ用音源LSIIO4における場 台と同様である。

【0051】ただし スレーブ用音源しS1104から 出力さる各累算結果がマスター用音源LSI105に転 送される際に、図6の「SEL」と「PDATA」を比 較すると理解されるように、1グループ(ワード)分の 30 遅れが生じる。

【0052】その結果、同期して動作するマスターとス レーブの2つの音源LSIの楽音信号が加算器312で 加算される場合、このままだと1グループ分だけタイミ ングがずれてしまう。そこで、マスター用音源LS11 05においては、スレーブ用音源LSI104に比較し て、1グループ分だけ遅れたタイミングで累算動作が実 行される。そして、それを実現するために、マスター用 音源しSI105においては、スレーブ用音源LSI1 04に比較して、PANメモリ301に、予め1グルー ブタイミング分ずらされた係数が書き込まれる。

【0053】図4において、マスター用音源LSI10 5の加算器312における加算結果は、DSP206と パラシリ変換器205に転送される。パラシリ変換器2 05の出力は図3のスレーブ用音源LSI104のシリ バラ変換器204に送られる。しかし、図3のスレーブ 用音源LSI104のゲート313には制御信号MOD Eとして論理「O」が与えられており、これによりゲー ト313が閉しられている。従って、マスター用音源し SI10ろからの上記加算結果はスレーブ用音源LSI 50 104は、自LSIで生成した楽音信号を累算して、マ

104には取り込まれない。

【0054】一方、図4のマスター用音源しS 1105 のDSP206に入力された上記加算結果は、ここで、 外付けされた図1のRAM106をディレイ用メモリと して、エフェクト処理が施される。

【0055】図7は、DSP206内で行われるフェク ト処理の機能ブロック図である。図7において、L. R、E1、E2は、前述したように、それぞれ4つのグ ループに分けられた楽音信号の累算値である。

【0056】まず、コーラス付加部701は、楽音信号 E1に対してコーラス効果を付加して、L(左)成分の 信号CLと、R(右)成分の信号CRを作成する。これ ら2つの信号は、それぞれ加算器705、706に送ら れるとともに、加算器702で加算される。

【0057】加算器702の出力は、加算器703にお いて楽音信号E2と加算され、リバーブ付加部704に 入力され、ここでリバーブ効果が付加され、その結果、 L(左)成分の信号RLと、R(右)成分の信号RRが 作成される。

【0058】上述の2つの信号は、それぞれ加算器70 5、706で、コーラス付加部701からの信号CLお よびCRとそれぞれ加算され、それぞれの加算結果が加 算器707、708に送られる。

【0059】このようにして、楽音信号E1、E2に対 して、コーラス付加部701とリバーブ付加部704で エフェクト処理が施される。なお、図7において、楽音 信号E1、E2の値の組み合わせにより、つぎの4通り のエフェクト処理が行われる。

【0060】すなわち、

(1) E1=0かつE2≠0 の場合は、リバーブのみ がかかる。

(2) E 1 ≠ 0 かつ E 2 = 0 の場合は、コーラスとリ バーブがかかる。

(3) E 1 ≠ 0 かつ E 2 ≠ 0 の場合は、コーラスとリ バーブがかかる。

(4) E1=0かつE2=0 の場合は、コーラスもリ バーブもかからない。

【0061】上述のE1、E2の各振幅値は、PANメ モリ301に記憶されたE1、E2用の係数によって制 御される。このようにして、エフェクト処理が施された 信号は、加算器707、708で左成分の楽音信号し、 あるいは右成分の楽音信号Rにそれぞれ加算され、それ ぞれの加算結果が、しチャネルとRチャネルの信号とし て、それぞれ図1のD/A変換器107に出力される。 そして、それぞれの信号は、D/A変換器107でアナ ログ楽音信号に変換されて、アンプ108を介してスピ ーカ109より、エフェクト処理が施された楽音として 放音される。

【0062】以上のようにして、スレーブ用音源しSI

スター用音源LSI105に転送することができる。そ して、マスター用音源しSI105は、スレーブ用音源 LS 1 1 0 4 からの累算出力と、自LS 1 で得た楽音信 号の累算値とを加算し、それらの総和に対してエフェク ト処理を施こすことができ、その結果をD/A変換器に 出力できる。

11

【0063】なお、本実施例では、2チップの音源しS 「を用いたが、本発明はこのしSIのチップ数に限定さ れない。2チップ以上の音源LSIを用いる場合には、 前述したように、各LSIのPANメモリに書き込まれ 10 103 CPU る係数を予め順次ずらしておくことにより、各LSIの 累算値を同期して加算することができる。

#### [0064]

[発明の効果] 本発明の第1の態様または第4の態様に よれば、音源集積回路内で生成される楽音信号と外部で 生成される楽音信号に対して音源集積回路内の効果付加 手段によって効率的に効果付加を行なうことが可能とな

【0065】この場合、効果付加のために使用される外 部RAMやD/A変換器などの出力装置は、効果付加が 20 204 シリバラ変換器 行なわれる音源集積回路に対して1組接続すればよた め、システム規模の増大を抑えることが可能となる。

[0066]本発明の第2の態様または第5の態様、な らびに第3の態様または第6の態様によれば、同じ構成 の音源集積回路を縦続に接続することが可能となり、各 音源集積回路を、楽音信号の生成のみを行なう回路と楽 音信号の生成と音響効果の付加を行なう回路に機能分け させることができ、音源集積回路の汎用性を高めること が可能となる。従って、製造コストの低減を図ることが 可能となる。

[0067] そして、この場合にも、効果付加のために 使用される外部RAMやD/A変換器などの出力装置 は、効果付加が行なわれる音源集積回路のみに対して1 組接続すればよため、システム規模の増大を抑えること ができる。

【0068】また、本発明の第4~第6の態様によれ は、楽音信号を複数のグループに分けて処理する機構を 設けることにより、安価な音源集積回路によって、ステ レオ処理などの機能の高い処理を実現することが可能と なる。

#### 【図面の簡単な説明】

- 【図】】本発明の実施例の全体構成図である。
- 【図2】音源LSIの全体構成図である。
- 【図3】スレーブ用音源しSI104、およびPAN2 03の構成図である。
- 【図4】マスター用音源LSI105、およびPAN2 03の構成図である。
- 【図5】PAN203のタイムチャートである。
- 【図6】バラシリ/シリバラ変換に関するタイムチャー トである。

【図7】 DSPにおけるエフェクト処理の機能プロック の一例を示した図である。

【図8】1チップの音源しS1を使用した、従来の電子 鍵盤楽器の全体構成図である。

【図9】2チップの音源LSIを使用した、従来の電子 鍵盤楽器の全体構成図である。

#### 【符号の説明】


- 101 鍵盤
- 102 スイッチ部
- - 104 スレーブ用音源LSI
  - 105 マスター用音源しS1
  - 106 RAM
  - 107 D/A変換器
  - 108 アンプ
  - 109 スピーカ
  - 201 CPUインタフェース
  - 202 トーンジェネレータ
  - 203 PAN
- 205 パラシリ変換器
- 206 DSP
- 301 PANメモリ
- 302.304加算器
- 303, 307, 308, 309, 310 フリップフ
- ロップ
- 305 シフトレジスタ
- 306 ゲート
- 311 セレクタ
- 30 312 加算器
  - 313 グート
  - 701 コーラス付加部
  - 702、703、705~708 加算器
  - 704 リバーブ付加部
  - 801 鍵盤
  - 802 スイッチ部
  - 803 CPU
  - 804 音源LSI
  - 805 RAM
- 806 D/A変換器
  - 807 アンプ
  - 808 スピーカ
  - 901 鍵盤
  - 902 スイッチ部
  - 903 CPU
  - 904、905 音源しSI
  - 906, 908 RAM
  - 907、909 D/A変換器
  - 910 アンプ
- 50 911 スピーカ

【図1】

# 本発明の実施例の全体構成図


### [図2]


# 音源LSIn全体構成図




[図6]

パラシリノシリハラ変換に関するタイムチャート






PAN 203のタイムナャート




【図5】

【図3】


【図4】






【図8】

1チップの音源LSIを使用した、従来の電子建盤楽器 の全体構成図




[図7]

DSPにおけるエフェクト処理の機能プロックの一例を示した図



[図9] 2 ナップの音源LSIを使用した、従来の電子鍵盤 楽器の全体構成図



THIS PAGE BLANK (USPTO)